


ΙΔΡΥΜΑ: Α.Τ.Ε.Ι. ΘΕΣΣΑΛΟΝΙΚΗΣ
ΤΜΗΜΑ: Μηχανικών αυτοματισμού

ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ
ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ ΔΥΑΔΙΚΟΥ ΡΟΛΟΓΙΟΥ



Διπλωματική Εργασία του:

Αθανάσιου Ιατρού

ΑΜ: 082498

Επιβλέπων Καθηγητής:

κα Μαρία Δρακάκη

Ευχαριστίες

Θα ήθελα να ευχαριστήσω την οικογένεια μου και τους φίλους για την υποστήριξη τους. Τους καθηγητές του τμήματος για τη συνεργασία και για την πολύτιμη βοήθεια τους.

ΠΕΡΙΛΗΨΗ:

Το ψηφιακό ρολόι περιεγράφηκε και κατασκευάστηκε για πρώτη φορά από τον D.E Protzmann το 1956, σε μια προσπάθεια δημιουργίας ρολογιού που θα αποτελείται από ελάχιστα μηχανικά μέρη. Λίγα χρόνια μετά η εταιρία Hamilton Watch Company προχώρησε σε μαζική παραγωγή ψηφιακών ρολογιών με την ένδειξη της ώρας να αναγράφεται σε μια οθόνη LED. Η κατασκευή τους παρουσιάστηκε την συγκεκριμένη περίοδο καθώς είναι απόλυτα συνυφασμένη με την τεχνολογική ανάπτυξη της εποχής, μετά την ανακάλυψη του πρώτου είδους τρανζίστορ. Η ανακάλυψη αυτή έδωσε το έναυσμα για μια σειρά τεχνολογικών ανατροπών, μια από τις οποίες ήταν και η χρήση εκατομμύριων τρανζίστορ για την δημιουργία λογικών πυλών οι οποίες έδωσαν την δυνατότητα, μέσω των FF(Flip-Flop), για την κατασκευή ψηφιακού ρολογιού ακρίβειας.

Στην παρούσα πτυχιακή εργασία εξετάζεται η ψηφιακή σχεδίαση ρολογιού βασικών λειτουργιών, με την χρήση FF σε συνδεσμολογία συγχρόνου απαριθμητή και η υλοποίηση αυτού του κυκλώματος σε ράστερ με την βοήθεια ολοκληρωμένων κυκλωμάτων. Η ένδειξη της ώρα θα γίνεται σε δυαδική μορφή με την χρήση LEDs.

ΠΕΡΙΕΧΟΜΕΝΑ

ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ.....	1
ψηφιακη σχεδιαση δυαδικου ρολογιου	1
Περίληψη:.....	3
Περιεχομενα.....	4
A. Εισαγωγικά Στοιχεία και Θεωρία	5
A.1 Θεωρητικο Υποβαθρο	5
A.1.1 Από την αλγεβρα Boole στα ψηφιακα κυκλωματα.....	5
A.1.2 Χαρακτηριστικα και ειδη Flip-Flop	8
A.2 Δυαδικό Σύστημα Αρίθμησης	10
A.2.1 Μετατροπή από το δεκαδικό στο δυαδικό σύστημα	13
A.2.2 Μετατροπή από το δυαδικο στο δεκαδικο σύστημα	14
A.2.3 Αναπαράσταση αρνητικών αριθμών στο δυαδικό σύστημα	14
B. Ψηφιακή Σχεδίαση	16
B.1 Ψηφιακα συστηματα.....	16
B.2 Απαριθμητες.....	17
B.3 Κυκλωμα χρονισμου 555.....	21
B.4 Φωτοδιοδος	22
Γ. Προσωμοίωση Ψηφιακού Κυκλώματος	25
Γ.1 Προσομοιωση απαριθμητη των εξι bits	25
Γ.2 Προσομοιωση πληρους κυκλωματος	27
Δ. Κατασκευή Ψηφιακού Κυκλώματος	31
Δ.1 Γενικα στοιχεια του κυκλωματος	31
Δ.2 Διαδικασια συναρμολογησης του κυκλωματος.....	35
E. Παρατηρήσεις και Συμπεράσματα.....	39
ΣΤ. Βιβλιογραφία.....	40

A. ΕΙΣΑΓΩΓΙΚΑ ΣΤΟΙΧΕΙΑ ΚΑΙ ΘΕΩΡΙΑ

A.1 ΘΕΩΡΗΤΙΚΟ ΥΠΟΒΑΘΡΟ

A.1.1 ΑΠΟ ΤΗΝ ΑΛΓΕΒΡΑ BOOLE ΣΤΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Σύμφωνα με την δυαδική λογική, κάθε αριθμητική ή άλλη πληροφορία παριστάνεται με τη βοήθεια δύο διακριτών καταστάσεων, το λογικό 0 και το λογικό 1. Αυτές οι δύο καταστάσεις αντιστοιχούν στις δύο θέσεις ενός διακόπτη, που μπορεί να είναι ανοιχτός (ON) ή κλειστός (OFF). Επίσης, αντιστοιχεί στις δύο τιμές που μπορεί να πάρει μια λογική πρόταση, που μπορεί να είναι αληθής (TRUE) ή ψευδής (FALSE). Η άλγεβρα που περιγράφει τη δυαδική λογική ονομάζεται άλγεβρα Boole ή άλγεβρα των διακοπών.

Η άλγεβρα Boole αναπτύχθηκε από τον George Boole το 1847 και παρουσιάστηκε για πρώτη φορά στο βιβλίο του με τίτλο “The Mathematical Analysis of Logic”. Σχετίζεται με την επίλυση προβλημάτων λογικής μορφής όπου οι μεταβλητές ανήκουν σε ένα σύνολο με δύο μέλη(καταστάσεις) το 0 και το 1. Η απεικόνιση αυτή ήταν ο κύριος λόγος για την εφαρμογή της άλγεβρας αυτής στα υπολογιστικά και ψηφιακά συστήματα.

Οι βασικές πράξεις της Άλγεβρας Boole είναι:

Και (συνδυασμός ή σύζευξη), συμβολίζεται $x\lambda y$ (μερικές φορές x και y ή $K xy$). Είναι $x\lambda y = 1$, αν $x = y = 1$, και $x\lambda y = 0$ διαφορετικά.

Ή (διάζευξη), συμβολίζεται $x\vee y$ (μερικές φορές x ή y ή ένα xy). Είναι $x \vee y = 0$, αν $x = y = 0$, και $x \vee y = 1$ διαφορετικά.

Όχι (άρνηση), συμβολίζεται $\neg x$ (μερικές φορές όχι x , $N x$ ή $!x$). Είναι $\neg x = 0$, αν $x = 1$, και $\neg x = 1$ αν $x = 0$.

Μονότονοι νόμοι:

Η Άλγεβρα Boole πληροί πολλούς από τους ίδιους νόμους όπως και η στοιχειώδης Άλγεβρα, εάν γίνει αντιστοίχιση του V με την πρόσθεση και του \wedge με τον πολλαπλασιασμό. Ειδικότερα, οι ακόλουθοι νόμοι είναι κοινοί για τα δύο είδη άλγεβρας:

(Προσεταιριστική ιδιότητα της V) $x \vee (y \vee z) = (x \vee y) \vee z$

(Προσεταιριστική ιδιότητα της \wedge) $x \wedge (y \wedge z) = (x \wedge y) \wedge z$

(Αντιμεταθετική ιδιότητα της V) $x \vee y = y \vee x$

(Αντιμεταθετική ιδιότητα της \wedge) $x \wedge y = y \wedge x$

(Επιμεριστική ιδιότητα της \wedge στη V) $x \wedge (y \vee z) = (x \wedge y) \vee (x \wedge z)$

(Ουδέτερο στοιχείο της V) $x \vee 0 = x$

(Ουδέτερο στοιχείο της \wedge) $x \wedge 1 = x$

(Απορροφητικό στοιχείο της \wedge) $x \wedge 0 = 0$

(Αυτοδυναμία της V) $x \vee x = x$

(Αυτοδυναμία της \wedge) $x \wedge x = x$

(Νόμος της απορρόφησης 1) $x \wedge (x \vee y) = x$

(Νόμος της απορρόφησης 2) $x \vee (x \wedge y) = x$

(Επιμεριστική ιδιότητα της V στη \wedge) $x \vee (y \wedge z) = (x \vee y) \wedge (x \vee z)$

(Απορροφητικό στοιχείο της V) $x \vee 1 = 1$

Μη μονότονοι νόμοι:

Η λειτουργία της συμπλήρωσης ορίζεται από τους ακόλουθους δύο νόμους:

(Συμπλήρωση 1) $x \wedge \neg x = 0$

(Συμπλήρωση 2) $x \vee \neg x = 1$.

Και στη στοιχειώδη και στην Άλγεβρα Boole ισχύει ο νόμος της διπλής άρνησης:

(Διπλή άρνηση) $\neg\neg x = x$

Αλλά, ενώ η στοιχειώδης Άλγεβρα πληροί τους δύο νόμους:

$(\neg x) (\neg y) = xy$


$$(-x) + (-y) = -(x + y)$$

η Άλγεβρα Boole πληροί τους δύο νόμους De Morgan:

$$\text{(De Morgan 1)} \quad (\neg x) \wedge (\neg y) = \neg(x \vee y)$$

$$\text{(De Morgan 2)} \quad (\neg x) \vee (\neg y) = \neg(x \wedge y)$$

Στα ψηφιακά κυκλώματα υπάρχουν δυο τύποι σημάτων τα οποία διαχωρίζονται ανάλογα με την στάθμη τους η οποία μπορεί να είναι H(HIGH) ή L(LOW), αντίστοιχα 0 ή 1, με το δυναμικό H να είναι μεγαλύτερο του δυναμικού L. Για το συνδυασμό αυτών των σημάτων χρησιμοποιήθηκαν διατάξεις από τρανζίστορ διαφόρων ειδών, ονομαζόμενες ως λογικές πύλες, με τις βασικές πύλες να είναι η AND,OR,NOT,NAND,NOR,EXNOR. Αυτές είναι απλούστατα ψηφιακά κυκλώματα, που λαμβάνουν εισόδους και παράγουν εξόδους. Οι απλές λογικές πύλες αποτελούν τα δομικά στοιχεία των ψηφιακών κυκλωμάτων. Ψηφιακή λογική είναι η εφαρμογή της Άλγεβρας Boole σε hardware που αποτελείται από λογικές πύλες που συνδέονται μεταξύ τους προκειμένου να σχηματισθούν πιο σύνθετα κυκλώματα. Κάθε λογική πύλη αντιστοιχεί σε μια από τις πράξεις της Άλγεβρας Boole και αναπαρίσταται γραφικά με διαφορετικό σχήμα. Οι λογικές πύλες στηρίχθηκαν στα αξιώματα και τα θεωρήματα της άλγεβρας Boole, η οποία μας επιτρέπει να εκφράσουμε την σχέση ανάμεσα στις εισόδους και εξόδους των κυκλωμάτων αυτών με την βοήθεια λογικών εκφράσεων και εξισώσεων. Οι πύλες αυτές δέχονται στην είσοδό τους λογικές καταστάσεις και δίνουν στην έξοδό τους μια από αυτές τις καταστάσεις, ανάλογα με την λογική που ακολουθούν. Παρακάτω φαίνονται οι πίνακες αληθείας των πυλών AND,OR και NOT με εισόδους A,B και έξοδο C:



ΕΙΚΟΝΑ 1: ΛΟΓΙΚΕΣ ΠΥΛΕΣ ΔΥΟ ΕΙΣΟΔΩΝ ΚΑΙ ΠΙΝΑΚΕΣ ΑΛΗΘΕΙΑΣ

Οι γραμμές στα αριστερά κάθε λογικής πύλης αναπαριστούν καλώδια εισόδου (ή αλλιώς ports). Η τιμή της εισόδου είναι η τιμή του voltage. Για παράδειγμα voltage κοντά στο μηδέν θα μπορούσε να αντιστοιχισθεί στην αληθοτιμή 0 και υψηλότερο voltage στην αληθοτιμή 1. Αυτός είναι ένας από τους τρόπους αντιστοίχισης voltage-αληθοτιμών. Η γραμμή στα δεξιά κάθε πύλης αναπαριστά την έξοδο της λογικής πύλης. Συνήθως ακολουθείται η ίδια σύμβαση αντιστοίχισης voltage-αληθοτιμών στις εισόδους και στην έξοδο. Η λογική άρνηση υλοποιείται με την χρήση ενός αντιστροφέα, ο οποίος συμβολίζεται με ένα κυκλίσκο.

Οι λογικές πύλες μπορούν να έχουν περισσότερες από δυο εισόδους με το αποτέλεσμα στην έξοδο να ακολουθεί παρόμοια λογική.

Τα θεωρήματα και τα αξιώματα της άλγεβρας Boole, η ανάπτυξη τεχνικών ελαχιστοποίησης λογικών συναρτήσεων μέσω γρήγορων αλγορίθμων καθώς και η ανάπτυξη των λογικών πυλών με την βελτίωση των υλικών κατασκευής τους αλλά και την βελτίωση του χρόνου απόκρισης, οδήγησαν στην δημιουργία των FFs, που αποτελούν συνδυασμό ενός αριθμού λογικών πυλών. Η ανάπτυξη αυτή παρουσιάστηκε λόγω της αδυναμίας των εξόδων των συνδυαστικών κυκλωμάτων της εποχής να είναι ανεξάρτητα, σε κάθε χρονική στιγμή, από τις τρέχουσες τιμές των εισόδων τους.

Με άλλα λόγια υπήρξε ανάγκη των κυκλωμάτων να διαθέτουν κάποιο είδος μνήμης ώστε να καθορίζονται, μαζί με την τρέχουσα κατάσταση, οι τιμές των εξόδων αλλά και οι επόμενες καταστάσεις η οποία μπορεί να παραμείνει η ίδια ή να μεταβληθεί με συγκεκριμένο τρόπο. Αυτά τα κυκλώματα ονομάζονται ακολουθιακά, και περιέχουν στοιχεία μνήμης, τα Flip-Flop.

A.1.2 ΧΑΡΑΚΤΗΡΙΣΤΙΚΑ ΚΑΙ ΕΙΔΗ FLIP-FLOP


Το FF είναι ένα κύκλωμα που έχει δυο σταθερές καταστάσεις. Έτσι, αμέσως μετά την τροφοδοσία του, η έξοδος του μπορεί να βρίσκεται σε οποιαδήποτε από αυτές τις δυο καταστάσεις, οι οποίες αντιστοιχούν στο 0 (LOW) και στο 1 (HIGH). Η αλλαγή της κατάστασης του γίνεται μετά από την εφαρμογή κατάλληλης διέγερσης στην είσοδό του. Έτσι, εφόσον υπάρχει τροφοδοσία, το FF διατηρεί την κατάστασή του, δηλαδή αποτελεί μνήμη ενός bit. Αποτελείτε από δυο εξόδους οι οποίες είναι συμπληρωματικές μεταξύ τους. Αν η κύρια έξοδος είναι 0 τότε λέγεται ότι το FF είναι μηδενισμένο, δηλαδή το bit που είναι αποταμιευμένο είναι ίσο με το μηδέν.

Υπάρχουν διάφοροι τύποι FF, οι οποίοι διαφέρουν ως προς την υλοποίησή τους, όπως τα SR-FF, τα JK-FF, τα D-FF αλλά και υλοποιήσεις με την χρήση δυο ξεχωριστών FF, όπως για παράδειγμα το Master-Slave-FF.

Το SR-FF είναι το βασικότερο είδος FF, και αποτελείται από τέσσερις πύλες NAND. Οι εισοδοί S, R, ονομάζονται θέση (Set) και επαναφορά (Reset). Η είσοδος Ck ονομάζεται είσοδος παλμών χρονισμού ή ρολοί (Clock). Το FF τύπου SR με χρονισμό, προϋποθέτει για να μπορεί να μεταβληθεί η κατάσταση της εξόδου, να υπάρχει στην είσοδο Ck η λογική τιμή 1. Αν αυτή η είσοδος διεγερθεί με έναν παλμό χρονισμού, κατά την διάρκεια του παλμού ισχύει ο παρακάτω πίνακας αληθείας, όπου με X συμβολίζεται η απροσδιόριστη κατάσταση.


S	R	Q	Q+
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	X
0	0	1	1
0	1	1	0
1	0	1	1
1	1	1	X

ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ SR-FF



ΕΙΚΟΝΑ 2: ΥΛΟΠΟΙΗΣΗ ΤΟΥ SR-FF ΜΕ ΠΥΛΕΣ NAND

Η απροσδιοριστία που υπάρχει στην κατάσταση εξόδου του SR-FF με χρονισμό, όταν $Ck=1$ και $S=R=1$ μπορεί να αρθεί αν αποφευχθεί η είσοδος $S=1$, $R=1$. Αυτό μπορεί να γίνει με την χρήση ενός JK-FF, στο οποίο παύει να υπάρχει η απροσδιοριστία που υπάρχει στο SR-FF. Οι εισοδοί Pr (Preset) και Cr (Clear) χρησιμεύουν για την τοποθέτηση της επιθυμητής αρχικής κατάστασης το FF.




ΕΙΚΟΝΑ 3: ΥΛΟΠΟΙΗΣΗ ΤΟΥ JK-FF

Q	J	K	Q(t+1)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

ΕΙΚΟΝΑ 4: ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ JK-FF

Η απροσδιοριστία που υπάρχει στα SR-FF με χρονισμό και στα JK-FF δεν εμφανίζεται όταν τα FF αυτά χρησιμοποιούνται με εισόδους που είναι μεταξύ τους συμπληρωματικές. Αυτό μπορεί να γίνει με τη σύνδεση της εισόδου R (ή K) με την έξοδο μιας πύλης NOT που διεγείρεται από τη είσοδο S (ή J). Με την συνδεσμολογία αυτή οι εισοδοί (S,R ή J, K) αντικαθίστανται από μια μονο είσοδο, D, που εισάγει μόνο συμπληρωματικές τιμές στις εισόδους των FFs. Ο τύπος αυτός ονομάζεται D-FF.



ΕΙΚΟΝΑ 5: ΥΛΟΠΟΙΗΣΗ D-FF

D Flip-flop

Symbol

Table of truth:

clk	D	Q	\bar{Q}
0	0	Q	\bar{Q}
0	1	Q	\bar{Q}
1	0	0	1
1	1	1	0

ΕΙΚΟΝΑ 6: ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ D-FF

A.2 ΔΥΑΔΙΚΟ ΣΥΣΤΗΜΑ ΑΡΙΘΜΗΣΗΣ

Το δυαδικό σύστημα αρίθμησης αναπαριστά αριθμητικές τιμές χρησιμοποιώντας δύο σύμβολα, το 0 και το 1. Πιο συγκεκριμένα, το δυαδικό είναι ένα θεσιακό σύστημα με βάση το δύο. Κάθε ψηφίο ανήκει σε μία τάξη μεγέθους μεγαλύτερη κατά ένα από αυτήν του ψηφίου στα δεξιά του. Έτσι, κάθε ψηφίο ενός δυαδικού αριθμού από δεξιά προς τ' αριστερά δηλώνει μονάδα, δυάδα, τετράδα, οκτάδα κ.ο.κ. Κάθε δυαδικό ψηφίο που περιλαμβάνει ένας δυαδικός αριθμός το ονομάζουμε bit. Το bit με τη μεγαλύτερη βαρύτητα ονομάζεται MSB (Most Significant Bit). Το bit με τη μικρότερη βαρύτητα ονομάζεται LSB (Least Significant

Bit). Ονομάζεται δυαδικό επειδή η αναπαράσταση της πληροφορίας γίνεται με χρήση δύο συμβόλων.

Για να παραστήσουμε ένα σύνολο 2^n διακριτών στοιχείων με έναν δυαδικό κώδικα απαιτούνται τουλάχιστον n bits για κάθε ένα στοιχείο του συνόλου, αφού το κάθε bit παίρνει μόνο δύο τιμές (0 και 1). Έτσι εξασφαλίζεται η δημιουργία 2^n δυαδικών καταστάσεων, κάθε μία από τις οποίες αντιστοιχεί σε ένα και μόνο ένα στοιχείο του υπό κωδικοποίηση συνόλου. Το σύνολο των στοιχείων του οκταδικού συστήματος για παράδειγμα είναι 8, όσα και τα ψηφία του. Το σύνολο των δυαδικών καταστάσεων επομένως που χρειάζονται για την απεικόνισή τους, θα είναι $2n = 8$. Έτσι το n θα είναι ίσο με 3, αφού $2^3 = 8$, που σημαίνει τελικά, πως κάθε ψηφίο του οκταδικού συστήματος θα παρίσταται δυαδικά με τουλάχιστον 3 ψηφία. Στο σχήμα φαίνονται οι οκτώ μοναδικές δυαδικές καταστάσεις που μπορεί να δημιουργηθούν από τις τιμές των τριών bits και μπορεί να θεωρηθεί σαν ένας αριθμητικός δυαδικός κώδικας για το οκταδικό σύστημα. Όταν θέλουμε να κωδικοποιήσουμε ένα σύνολο ψηφίων, που δεν αποτελεί ακριβή δύναμη του δύο, κάποιοι δυαδικοί συνδυασμοί δεν θα χρησιμοποιηθούν. Τέτοιο παράδειγμα αποτελεί η κωδικοποίηση των δεκαδικών ψηφίων (0,1,2,...,9). Ένας κώδικας για το δεκαδικό σύστημα απαιτεί τουλάχιστον 4 bits για κάθε δεκαδικό ψηφίο. Με τα 4 bits έχουμε 16 διαφορετικούς δυαδικούς συνδυασμούς, απ' τους οποίους όμως χρειαζόμαστε μόνο τους δέκα. Οι υπόλοιποι 6 δεν χρησιμοποιούνται, αφού δεν υπάρχει γι' αυτούς αντίστοιχο ψηφίο. Παραδείγματα κωδίκων είναι δυαδικοί κώδικες με βάρη και δυαδικοί κώδικες χωρίς βάρη. Οι δυαδικοί κώδικες με βάρη σχεδιάζονται με τέτοιο τρόπο, ώστε τα βάρη να καθορίζουν την αξία κάθε ψηφίου ανάλογα με τη θέση του.

Ο BCD κώδικας κωδικοποιεί τα δέκα ψηφία, από το 0 μέχρι και το 9, του δεκαδικού συστήματος. Κύριο πλεονέκτημά του η άμεση αντιστοιχία κάθε κωδικοποιημένου δεκαδικού ψηφίου με το δυαδικό του ισοδύναμο. Ο BCD είναι ένας τετραψήφιος (4-bit) κώδικας, που σημαίνει ότι, κάθε κωδικοποιημένο δεκαδικό ψηφίο, παριστάνεται στον κώδικα με τέσσερα δυαδικά ψηφία. Έτσι το (5)₁₀ είναι ο 0101 BCD, ίδιος δηλαδή με τον ισοδύναμο δυαδικό του. Ο (12)₁₀ όμως σε BCD κώδικα, είναι ο 0001 0010, που αντιστοιχεί στον 4-bit BCD κώδικα των δεκαδικών ψηφίων 1 και 2 του αριθμού (12)₁₀ και όχι ο ισοδύναμος δυαδικός του 1100. Γ' αυτό χρειάζεται προσοχή όταν πρόκειται για κωδικοποίηση μη μονοψήφιων δεκαδικών αριθμών. Ανάλογα τέλος με τα βάρη που δίνουμε κάθε φορά, μπορούμε να δημιουργήσουμε διαφορετικούς τέτοιους κώδικες.

Σ' έναν δυαδικό κώδικα μπορούμε να δώσουμε και αρνητικά βάρη. Ο τρόπος μετατροπής μιας δυαδικής ακολουθίας, κωδικοποιημένης σε BCD, στον ισοδύναμο δεκαδικό της αριθμό είναι ιδιαίτερα απλός και έχει ως εξής. Χωρίζουμε την κωδικοποιημένη ακολουθία σε ομάδες τεσσάρων ψηφίων ξεκινώντας από το λιγότερο σημαντικό ψηφίο και αντικαθιστούμε στη συνέχεια κάθε τέτοια ομάδα με

το ισοδύναμό της δεκαδικό ψηφίο. Για παράδειγμα ο BCD : 0100010110001001 είναι ο (4589)₁₀, αφού αποτελείται από τις τετραψήφιες δυαδικές ομάδες : 0100, 0101, 1000, 1001 οι οποίες αντιστοιχούν στα δεκαδικά ψηφία : 4, 5, 8 και 9. Το ίδιο εύκολη είναι και η μετατροπή από το δεκαδικό στο BCD. Εδώ χρειάζεται η μετατροπή κάθε δεκαδικού ψηφίου σε μια ακολουθία τεσσάρων δυαδικών ψηφίων, η οποία θα αντιστοιχεί στον ισοδύναμο BCD του κάθε ψηφίου. Παράδειγμα: Εύρεση του BCD κώδικα για τον δεκαδικό αριθμό 7639. Θα έχουμε : 7 = 0111, 6 = 0110, 3 = 0011 και 9 = 1001 και τελικά ο BCD του δεκαδικού 7639 θα είναι ο : 0111011000110001.

Στους δυαδικούς κώδικες χωρίς βάρη, η θέση κάθε ψηφίου της κωδικοποιημένης δυαδικής ακολουθίας δεν αντιστοιχεί σε προκαθορισμένο βάρος, όπως συμβαίνει στους κώδικες με βάρη. Οι κώδικες χωρίς βάρη προκύπτουν από κάποιους κανόνες διαφορετικούς για τον καθένα. Τέτοιοι δυαδικοί κώδικες είναι ο κώδικας Gray κατά κύριο λόγο και ο κώδικας Excess-3, που χρησιμοποιήθηκε σε κάποιες παλαιές γενιές υπολογιστών. Ο κώδικας excess-3 (κώδικας υπερβολής κατά 3) είναι ένας κώδικας χωρίς βάρη, που προκύπτει από το BCD με πρόσθεση 3 σε κάθε θέση. Ο κώδικας Gray είναι ένας κώδικας με σημαντικό χαρακτηριστικό το γεγονός, ότι δύο διαδοχικές λέξεις του διαφέρουν μόνο κατά ένα ψηφίο. Χρησιμοποιείται σε εφαρμογές ψηφιακών συστημάτων που απαιτούν μετατροπές αναλογικών σημάτων σε ψηφιακά (A/D Converters) και στα οποία συστήματα τα ψηφιακά δεδομένα αυξάνονται ή μειώνονται κατά ένα. Χρησιμοποιούνται επίσης στις ηλεκτρομηχανικές εφαρμογές πολλών ψηφιακών συστημάτων και διατάξεων (εργαλειομηχανές, συστήματα φρένων αυτοκινήτου, φωτοαντιγραφικά κ.λπ.), όπου ένας αισθητήρας εισόδου δίνει μια ψηφιακή τιμή (σε κώδικα Gray), η οποία αναπαριστά μια μηχανική θέση. Μεγάλο πλεονέκτημά του κώδικα Gray, αποτελεί το γεγονός της αλλαγής της τιμής μόνο ενός ψηφίου του κώδικα μεταξύ δύο διαδοχικών λέξεων του. Η μετάβαση από το 0111 στο 1000 στη δυαδική απεικόνιση μπορεί να οδηγήσει, για πολύ μικρό χρονικό διάστημα, στο 0110, αν το LSB αλλάξει λίγο γρηγορότερα κατάσταση από τα άλλα ψηφία, με αποτέλεσμα στην αλλαγή να γίνει λάθος. Στον κώδικα Gray η μεταβολή από το 7 στο 8 ή αντίστροφα γίνεται με την αλλαγή της τιμής μόνον ενός ψηφίου και έτσι η περίπτωση αυτού του λάθους αποφεύγεται. Αυτό το πλεονέκτημά του κώδικα Gray εκμεταλλευόμαστε στα κυκλώματα που αναφέρθηκαν πριν, για να μηδενίσουμε σχεδόν την πιθανότητα λάθους, που μπορεί να προκύψει στον απλό δυαδικό κώδικα

Η αποθήκευση και επεξεργασία των δεδομένων στους ηλεκτρονικούς υπολογιστές γίνεται ψηφιακά. Οδηγώντας, για παράδειγμα, την είσοδο ενός λογικού κυκλώματος με τάση ρεύματος μεγαλύτερη μιας συγκεκριμένης τιμής (π.χ +3 Volts) αναπαριστούμε το ψηφίο "1", ενώ οδηγώντας την είσοδο με τάση ρεύματος μικρότερη μιας συγκεκριμένης τιμής (π.χ +2 Volts) αναπαριστούμε το ψηφίο "0". Λόγω της σχετικά απλής υλοποίησης στα ηλεκτρονικά κυκλώματα το δυαδικό

σύστημα χρησιμοποιείται εκτεταμένα στους ηλεκτρονικούς υπολογιστές για την αναπαράσταση αριθμητικών δεδομένων. Άλλα χρησιμοποιούμενα συστήματα είναι το σύστημα κινητής υποδιαστολής, το σύστημα σταθερής υποδιαστολής, η δυαδική κωδικοποίηση δεκαδικού, και άλλα.

A.2.1 ΜΕΤΑΤΡΟΠΗ ΑΠΟ ΤΟ ΔΕΚΑΔΙΚΟ ΣΤΟ ΔΥΑΔΙΚΟ ΣΥΣΤΗΜΑ

Έστω ότι έχουμε τον αριθμό 1310, όπως στο αρχικό παράδειγμα. Γράφουμε τις δυνάμεις του 2, μέχρι να προκύψει αριθμός μεγαλύτερος ή ίσος από τον ζητούμενο αριθμό, οπότε σταματάμε.

$$2^0=1$$

$$2^1=2$$

$$2^2=4$$

$$2^3=8$$

Στην προκειμένη περίπτωση ο ζητούμενος αριθμός είναι το 13, άρα σταματάμε στο $2^3=8$, γιατί $2^4=16>13$. Παρατηρούμε ότι ο αριθμός 23 χωράει μια φορά στο 13, άρα σημειώνουμε x1. Το αποτέλεσμα της αφαίρεσης είναι 5. Το 22 χωράει μια φορά στο 5 άρα σημειώνουμε x1. Μένει 1, όμως το 21 δε χωράει στο ένα άρα σημειώνουμε x0. Τέλος το 20 χωράει μια φορά στο ένα, άρα σημειώνουμε x1.

13

$$-2^3 \times 1$$

5

$$-2^2 \times 1$$

1

$$-2^1 \times 0$$

1

$$-2^0 \times 1$$

0

Γράφοντας τις σημειώσεις στη σειρά από πάνω ως κάτω, προκύπτει ο αριθμός σε δυαδική μορφή. Δηλαδή, $11012 = 1310$. Με τον ίδιο τρόπο μπορούμε να μετατρέψουμε έναν δεκαδικό αριθμό σε οποιοδήποτε σύστημα, χρησιμοποιώντας

κάθε φορά τις δυνάμεις της βάσης του εκάστοτε συστήματος αρίθμησης (οκταδικό, δεκαεξαδικό κτλ.)

A.2.2 ΜΕΤΑΤΡΟΠΗ ΑΠΟ ΤΟ ΔΥΑΔΙΚΟ ΣΤΟ ΔΕΚΑΔΙΚΟ ΣΥΣΤΗΜΑ

Για την αναπαράσταση δυαδικών αριθμών στο δεκαδικό σύστημα ακολουθείτε μια απλή διαδικασία κατά την οποία πολλαπλασιάζουμε το κάθε ψηφίο του αριθμού με τον αριθμό 10 υψωμένο σε μια δύναμη Y . Οπου Y είναι η θέση του αντίστοιχου ψηφίου του αριθμού, με το 0 να αναφέρεται στον ψηφίο του δυαδικού αριθμού που βρίσκεται στην δεξιότερη θέση (0, 1, 2, 3, 4,.....). Τέλος προσθέτουμε τα γινόμενα που προκύπτουν και έχουμε τον επιθυμητό δεκαδικό αριθμό.

Έστω ότι έχουμε τον αριθμό:

010011

Ο αριθμός βάσης είναι το 10.

Τώρα το δεξιότερο ψηφίο θα πολλαπλασιαστεί με 10^0 κ.ο.κ.

$$(010011) = 0 \cdot 10^5 + 1 \cdot 10^4 + 0 \cdot 10^3 + 0 \cdot 10^2 + 1 \cdot 10^1 + 1 \cdot 10^0 = 19$$

A.2.3 ΑΝΑΠΑΡΑΣΤΑΣΗ ΑΡΝΗΤΙΚΩΝ ΑΡΙΘΜΩΝ ΣΤΟ ΔΥΑΔΙΚΟ ΣΥΣΤΗΜΑ

Για να αναπαρασταθούν αρνητικοί αριθμοί με το δυαδικό σύστημα αρίθμησης χρησιμοποιούνται δύο βασικά τρόποι, το συμπλήρωμα ως προς 1 και το συμπλήρωμα ως προς 2.

Συμπλήρωμα ως προς 1.

Σε αυτήν την μέθοδο αντιστρέφονται τα ψηφία του δυαδικού αριθμού, όπου δηλαδή 0 γίνεται 1 και όπου 1 γίνεται 0, και ο αριθμός που προκύπτει θεωρείται ο αρνητικός του πρώτου.

Έτσι για παράδειγμα, ο (θετικός) αριθμός 7 σε μορφή ψηφιολέξης (byte) είναι ο ακόλουθος:

0000 0111

και ο αρνητικός -7 σε μορφή συμπληρώματος ως προς 1 γίνεται:

1111 1000

Το πρόβλημα με την συγκεκριμένη μέθοδο είναι πως υπάρχουν δύο αναπαραστάσεις για το μηδέν:

0000 0000 (για ένα "θετικό" μηδέν) και

1111 1111 (για ένα "αρνητικό" μηδέν)

Για να αντιμετωπιστεί αυτό το πρόβλημα δημιουργήθηκε μια δεύτερη μέθοδος, το συμπλήρωμα ως προς 2

Συμπλήρωμα ως προς 2.

Στο συμπλήρωμα ως προς 2, μετά την αντιστροφή των δυαδικών ψηφίων προστίθεται επιπλέον ο αριθμός 1. Έτσι, και πάλι με παράδειγμα τον αριθμό 7 σε μορφή ψηφιολέξης (byte):

0000 0111

αντιστρέφουμε όπως στο συμπλήρωμα ως προς 1:

1111 1000

και τελικά προσθέτουμε το 1:

1111 1001

Πρόσημο και μέτρο.


Υπάρχει και ένας τρίτος τρόπος αναπαράστασης των αρνητικών αριθμών, ο οποίος δε χρησιμοποιείται πολύ συχνά, αλλά είναι πιο προσιτός στον άνθρωπο, καθώς μοιάζει πολύ με τον τρόπο αναπαράστασης αρνητικών αριθμών στο δεκαδικό σύστημα. Στο σύστημα αυτό, το πρώτο από αριστερά δυαδικό ψηφίο λαμβάνεται ως το πρόσημο του δυαδικού αριθμού, ενώ τα ψηφία που ακολουθούν χρησιμοποιούνται για τον υπολογισμό του μέτρου του. Αν το πρώτο ψηφίο από τα αριστερά είναι 0, ο αριθμός θεωρείται θετικός, ενώ αν το πρώτο ψηφίο από τα αριστερά είναι 1, ο αριθμός θεωρείται αρνητικός.

Έτσι, αν χρησιμοποιούμε 8 bits (δυαδικά ψηφία) για την αναπαράσταση του αριθμού, το 7 είναι 00000111 ενώ, το -7 θα είναι αντίστοιχα 10000111.

B. ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ

B.1 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ

Τα ψηφιακά συστήματα λαμβάνουν εισόδους και παράγουν εξόδους που περιγράφονται στο δυαδικό σύστημα, με τη βοήθεια των τιμών 0 και 1. Ένα ψηφιακό κύκλωμα μπορεί να λαμβάνει ως είσοδο ένα σύνολο από δυαδικά ψηφία 0 ή 1, που όλα μαζί παριστάνουν την ψηφιακή κατάσταση της εισόδου, π.χ. 0110. Παρομοίως, μπορεί να παράγει ένα σύνολο δυαδικών ψηφίων στην έξοδο, που όλα μαζί παριστάνουν την κατάσταση της εξόδου, π.χ. 10



A	B	C	D	Y	Z
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

ΕΙΚΟΝΑ 7: ΠΑΡΑΔΕΙΓΜΑ ΨΗΦΙΑΚΟΥ ΣΥΣΤΗΜΑΤΟΣ ΤΕΣΣΑΡΩΝ ΕΙΣΟΔΩΝ-ΔΥΟ ΕΞΟΔΩΝ

Έστω για παράδειγμα ότι η είσοδος μπορεί να λάβει τέσσερα δυαδικά ψηφία, οπότε βρίσκεται σε μία από $2^4 = 16$ διακριτές τιμές, αρχίζοντας από το 0000 (δεκαδικό 0) και τελειώνοντας στο 1111 (δεκαδικό 15). Αν η είσοδος αποτελείται από δύο δυαδικά ψηφία, τότε οι δυνατές καταστάσεις είναι 00, 01, 10, 11, δηλαδή $2^2 = 4$ διακριτές καταστάσεις (0, 1, 2, 3 στο δεκαδικό σύστημα). Με αντίστοιχο τρόπο κατανοούμε τις δυνατές καταστάσεις της εξόδου, ανάλογα με τον αριθμό των δυαδικών ψηφίων που αποτελούν την έξοδο.

Στα ψηφιακά συστήματα, οι δύο διακριτές λογικές καταστάσεις του δυαδικού συστήματος αντιστοιχούν σε ηλεκτρικές ποσότητες. Συγκεκριμένα, αντιστοιχούν σε δύο διακριτά δυναμικά, που τα μετράμε σε σχέση με ένα δυναμικό αναφοράς. Ως γνωστό, οι διαφορές δυναμικού οφείλονται στις διαφορές ηλεκτρικού φορτίου ανάμεσα σε σημεία ενός κυκλώματος και έχουν ως αποτέλεσμα τη δημιουργία ηλεκτρικού ρεύματος. Συνήθως, το λογικό 1 αντιστοιχεί στα +2V-+5V, ενώ το λογικό

μηδέν ταυτίζεται με το δυναμικό αναφοράς και άρα βρίσκεται στα μηδέν Volt (0V). Σε ορισμένα συστήματα το λογικό μηδέν μπορεί να αντιστοιχεί στα +15V και το λογικό 1 στα -15V. Άρα, καταλαβαίνουμε ότι η αντιστοιχία αυτή είναι συμβατική και όχι αναγκαστική. Οι λογικές πύλες μπορούν να κατασκευαστούν με τρανζίστορ σε λειτουργία διακόπτη. Ήδη από τα τέλη της δεκαετίας του '50 η τεχνολογία των ημιαγωγών επέτρεψε την ενσωμάτωση πολλών τρανζίστορ και των διασυνδέσεών τους σε ένα ολοκληρωμένο κύκλωμα με βάση το πυρίτιο. Πάνω σε ένα υπόστρωμα πυριτίου μπορούν να αναπτυχθούν και να διασυνδεθούν πολλά τρανζίστορ, δημιουργώντας λογικές πύλες ή και πιο πολύπλοκα κυκλώματα. Η πρόοδος στον τομέα των ολοκληρωμένων κυκλωμάτων οδήγησε στους σημερινούς επεξεργαστές, που ενσωματώνουν εκατομμύρια εξαρτήματα σε ένα και μοναδικό τσιπ.

B.2 ΑΠΑΡΙΘΜΗΤΕΣ

Οι απαριθμητές είναι ακολουθιακά κυκλώματα που απαριθμούν παλμούς, δηλαδή εναλλαγές μεταξύ των λογικών καταστάσεων 0 και 1. Τα κυκλώματα αυτά χρησιμοποιούν διασυνδεδεμένα FF και είναι ευρέως διαθέσιμα σαν ολοκληρωμένα κυκλώματα MSI των οικογενειών TTL και CMOS. Οι δυο βασικές κατηγορίες των ολοκληρωμένων απαριθμητών είναι οι ασύγχρονοι (κυμάτωσης) και οι σύγχρονοι (παράλληλοι) απαριθμητές. Στους σύγχρονους απαριθμητές, όλα τα FFs διεγείρονται ταυτόχρονα και έτσι η αλλαγή των καταστάσεων τους είναι συγχρονισμένη. Αυτό δεν συμβαίνει στους ασύγχρονους απαριθμητές, όπου η διέγερση ενός FF προκαλείται από την αλλαγή της κατάστασης της εξόδου του αμέσως προηγούμενου FF.

Ουσιαστικά είναι ένας καταχωρητής καταστάσεων ο οποίος έχει την δυνατότητα, κατά την άνοδο ή την κάθοδο του παλμού, να διατρέχει μια αυστηρά καθορισμένη ακολουθία καταστάσεων, η οποία αντιστοιχεί στη μέτρηση φυσικών αριθμών (αύξουσα ή φθίνουσα). Ένας απαριθμητής μεγέθους n bits αποτελείται από n FF και μπορεί να μετρήσει από το 0 έως το $2^n - 1$ ή αντίστροφα, αναλόγως την σχεδίαση.

Στην συνέχεια θα αναλυθεί η λειτουργία σύγχρονου απαριθμητή 4 bit ο οποίος χρησιμοποιήθηκε και για την υλοποίηση του ψηφιακού ρολογιού.

Ο σύγχρονος δυαδικός απαριθμητής n bits είναι ένα κύκλωμα το οποίο διαθέτει 2^n διαφορετικές καταστάσεις, τις οποίες διατρέχει, μια κάθε φορά, όταν το κοινό ρολόι των FF μεταβαίνει θετικά. Κάθε μια από αυτές τις καταστάσεις αντιστοιχεί σε ένα δυαδικό αριθμό κατά ένα μεγαλύτερο από εκείνον στον οποίο αντιστοιχούσε η αμέσως προηγούμενη κατάσταση. Όταν το κύκλωμα φτάσει στη κατάσταση $2^n - 1$ τότε στην επόμενη θετική μετάβαση του ρολογιού, επιστρέφει στην κατάσταση μηδέν. Η υλοποίησή τους μπορεί να γίνει με κάθε μορφή FF.


Το συγκεκριμένο κύκλωμα που παρουσιάζεται, αποτελείται από 4 FFs (4 bit), οπότε μπορεί να διατρέξει συνολικά 16 καταστάσεις, δηλαδή να μετρήσει από το 0 έως το 15. Τα τέσσερα FF αναπαριστώνται από τα Q3, Q2, Q1, Q0, και στον παρακάτω πίνακα φαίνονται όλες οι δυνατές τιμές που μπορούν να πάρουν.

Q3	Q2	Q1	Q0	Δεκαδικός Αριθμός
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

ΠΙΝΑΚΑΣ 1: ΤΙΜΕΣ ΤΩΝ FF ΓΙΑ ΚΑΘΕ ΑΡΙΘΜΟ ΤΗΣ ΜΕΤΡΗΣΗΣ


Παρατηρώντας τον παράπανω πίνακα μπορούμε να δούμε ότι η έξοδος Q0 που είναι το λιγότερο σημαντικό (δεξιότερο) bit του αριθμού, συμπληρώνεται πάντοτε. Η έξοδος Q1 που είναι το αμέσως επόμενο bit του αριθμού, συμπληρώνεται στην επόμενη μέτρηση από εκείνη κατά την οποία το bit της εξόδου Q0 είναι ένα. Η έξοδος Q2 που είναι το δεύτερο πιο σημαντικό bit του αριθμού, συμπληρώνεται στην επόμενη μέτρηση από εκείνη κατά την οποία τα bits των εξόδων Q1 και Q0 είναι ένα. Η έξοδος Q3 που είναι το πιο σημαντικό bit του αριθμού, συμπληρώνεται στην επόμενη μέτρηση από εκείνη κατά την οποία τα bits των εξόδων Q2, Q1 και Q0 είναι ένα. Για παράδειγμα όταν μία μέτρηση δείχνει τον αριθμό 0011=3, τότε, στην επόμενη μέτρηση το πιο σημαντικό bit θα παραμείνει ίσο με μηδέν επειδή δεν είναι όλα τα δεξιότερα από αυτό bits ίσα με μηδέν, το δεύτερο πιο σημαντικό bit θα γίνει ένα επειδή τα 2 δεξιότερα από αυτό bits είναι ίσα με ένα, το τρίτο από αριστερά bit θα αλλάξει σε 0 επειδή το λιγότερο σημαντικό bit είναι ίσο με 1, ενώ το λιγότερο σημαντικό bit συμπληρώνεται κάθε φορά, άρα θα γίνει μηδέν. Δηλαδή, ο επόμενος αριθμός της μέτρησης είναι ο 0100=4. Ομοίως ο αριθμός που ακολουθεί τον 0111 στη μέτρηση είναι ο 1000. Ουσιαστικά περιγράφεται μία αλυσίδα αλληλεξαρτώμενων γεγονότων.

Για την υλοποίηση του απαριθμητή με JK-FF ξέρουμε ότι οι έξοδοι των FF αντιστρέφονται όταν $J=K=1$. Επομένως μπορούμε να επιτύχουμε την αντιστροφή της εξόδου Q0 σε κάθε θετική μετάβαση του ρολογιού, αν εφαρμόσουμε στις δύο εισόδους J0 και K0 του FF μία είσοδο ίση με 1. Η είσοδος μπορεί να τροφοδοτήσει απευθείας τις εισόδους J1 και K1 του επόμενου FF. Έτσι όταν σε μία μέτρηση είναι $Q0=1$ τότε, θα γίνεται $J1=K1=1$ με αποτέλεσμα στην επόμενη μέτρηση να έχουμε $Q1=$ συμπλήρωμα($Q1$). Η έξοδος Q2 αντιστρέφεται στην επόμενη μέτρηση, από εκείνη κατά την οποία οι εισοδοί ήταν $Q1=Q0=1$. Άρα, είναι λογικό να τροφοδοτήσουμε τις εισόδους J2 και K2 με ένα σήμα το οποίο υπολογίζεται ως το λογικό ΚΑΙ των Q1 και Q0. Ομοίως η έξοδος Q3 αντιστρέφεται στην επόμενη μέτρηση, από εκείνη κατά την οποία οι εισοδοί ήταν $Q2=Q1=Q0=1$. Αρά, είναι λογικό να τροφοδοτήσουμε τις εισόδους J3 και K3 με ένα σήμα το οποίο υπολογίζεται ως το λογικό ΚΑΙ των Q2, Q1 και Q0.



ΕΙΚΟΝΑ 8: ΣΥΓΧΡΟΝΟΣ ΔΥΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ JK-FF

Στο σχήμα παρατηρούμε την ύπαρξη δύο σημάτων ειδικού σκοπού, το CLEAR και το CLOCK. Το σήμα CLEAR το οποίο είναι ίσο με ένα, οδηγεί όλα τα FF σε μηδενισμό ανεξάρτητα από την τιμή του ρολογιού. Το CLOCK (ρολοι) δίνει τις τιμές χρονισμού ταυτόχρονα σε όλα τα FF. Έτσι με τον τρόπο αυτόν, όλες οι τιμές των FF μεταβάλλονται την ίδια χρονική στιγμή.



ΕΙΚΟΝΑ 9: ΔΙΑΓΡΑΜΜΑ ΧΡΟΝΙΣΜΟΥ ΤΟΥ ΣΥΓΧΡΟΝΟΥ ΔΥΑΔΙΚΟΥ ΜΕΤΡΗΤΗ 4 BITS

Υποθέτουμε ότι το σήμα του ρολογιού CLK μεταβαίνει θετικά κατά τις χρονικές στιγμές t_0 - t_{17} ενώ στο μεσοδιάστημα κάθε ζεύγους τέτοιων χρονικών στιγμών το σήμα του ρολογιού CLK μηδενίζεται διατηρώντας τον καταχωρητή στην τρέχουσα κατάσταση. Επίσης θεωρούμε ότι αρχικά το σήμα CLEAR είναι μηδενισμένο. Το σήμα της εξόδου συμπληρώνεται κάθε φορά με μία μικρή καθυστέρηση σε σχέση με τη στιγμή ανόδου του σήματος του ρολογιού. Ο χρόνος διάδοσης ενός σήματος από την έξοδο ενός προς το συνδυαστικό μέρος και αντίστροφα θεωρείται μηδενικός.


B.3 ΚΥΚΛΩΜΑ ΧΡΟΝΙΣΜΟΥ 555

Το 555 είναι ένα ολοκληρωμένο κύκλωμα - ηλεκτρονικό εξάρτημα. Είναι πολύ χρήσιμο και φθινό. Χρησιμοποιείται ως χρονόμετρο με 3 λειτουργίες. Είτε ενεργοποιεί μια κατάσταση μετά από καθορισμένο χρόνο είτε την ενεργοποιεί για συγκεκριμένο χρονικό διάστημα είτε αλλάζει κατάσταση ανά συγκεκριμένα χρονικά διαστήματα. Στην τελευταία παρατηρούμε μια αστάθεια στη λειτουργία. Τα κυκλώματα αυτά χρησιμοποιούνται σαν γεννήτριες τετραγωνικών παλμών και χωρίζονται σε ασταθής και μονοσταθής πολυδονητές.

Ο μονοσταθής πολυδονητής έχει μια σταθερή κατάσταση εξόδου (OFF) έως ότου διεγερθεί από ένα εξωτερικό σήμα. Τότε οδηγείται σε μια 'σχεδόν σταθερή' κατάσταση (ON) όπου παραμένει για προκαθορισμένο διάστημα και επιστρέφει στην σταθερή του κατάσταση.

Ο ασταθής πολυδονητής δεν απαιτεί εξωτερική διέγερση και όταν βρεθεί σε λειτουργία δίνει στην έξοδό του μια σειρά από παλμούς ορισμένης χρονικής διάρκειας. Συγκεκριμένα, παρακάτω βλέπουμε ότι ο πυκνωτής C φορτίζεται μέσω των αντιστάσεων R1 και R2 από την τάση τροφοδοσίας VCC. Καθώς ο πυκνωτής φορτίζεται, η έξοδος του 555 είναι υψηλή ($\approx 4.5V$), μέχρι τη χρονική στιγμή που η τάση στα άκρα του πυκνωτή γίνει περίπου ίση με $2VCC/3 \approx 3.3V$. Τότε, η έξοδος γίνεται περίπου μηδενική, ενώ ταυτόχρονα ο ακροδέκτης εκφόρτισης (7) εκφορτίζει τον πυκνωτή μέσω της αντίστασης R2.

Όταν, κατά την εκφόρτιση, η τάση του πυκνωτή γίνει ίση με $VCC/3$, η έξοδος του 555 εξαναγκάζεται (από το άκρο της διέγερσης) να γίνει υψηλή. Στη συνέχεια, ο παραπάνω κύκλος επαναλαμβάνεται. Έτσι, η έξοδος του 555 είναι υψηλή κατά τη διάρκεια της φόρτισης του πυκνωτή από τάση $VCC/3$ σε τάση $2VCC/3$. Ο χρόνος που η έξοδος είναι υψηλή, υπολογίζεται εύκολα από την εξίσωση φόρτισης του πυκνωτή και είναι $t_{ON} = 0.693(R1+R2)*C$. Εξάλλου, ο χρόνος εκφόρτισης του πυκνωτή, από το δυναμικό $2VCC/3$ σε $VCC/3$, που αντιστοιχεί στο διάστημα που η έξοδος του 555 είναι χαμηλή είναι $t_{OFF} = 0.693 R_2 * C$. Η συνολική περίοδος αντιστοιχεί σε $T = t1 + t2 = 0.693 (R1 + 2R2) * C$, ενώ η συχνότητα των ταλαντώσεων είναι $f = 1/T = 1.44 / [(R1 + 2R2) * C]$ και ο κυκλος εργασίας (duty cycle) υπολογίζεται σε $D = R2 / (R1 + 2R2)$.



ΕΙΚΟΝΑ 10: ΚΥΚΛΩΜΑ ΑΣΤΑΘΟΥΣ ΠΟΛΥΔΟΝΗΤΗ

Β.4 ΦΩΤΟΔΙΟΔΟΣ

Φωτοδίοδος ή Δίοδος Εκπομπής Φωτός, (LED, Light Emitting Diode), αποκαλείται ένας ημιαγωγός ο οποίος εκπέμπει φωτεινή ακτινοβολία στενού φάσματος όταν του παρέχεται μία ηλεκτρική τάση κατά τη φορά ορθής πόλωσης (forward-biased), είναι, δηλαδή, μια διάταξη ημιαγωγών που μετατρέπει το φως σε ρεύμα. Το ρεύμα παράγεται όταν τα φωτόνια απορροφούνται στην φωτοδίοδο. Μια μικρή ποσότητα του ρεύματος παράγεται επίσης όταν δεν υπάρχει φως. Οι φωτοδιόδοι μπορεί να περιέχουν οπτικά φίλτρα, ενσωματωμένους φακούς και μπορεί να έχουν μικρές ή μεγάλες επιφάνειες. Οι φωτοδιόδοι έχουν συνήθως πιο αργό χρόνο απόκρισης όσο αυξάνεται η επιφάνεια τους. Το κοινό, παραδοσιακό φωτοκύτταρο που χρησιμοποιείται για την παραγωγή ηλεκτρικής ηλιακής ενέργειας είναι μια φωτοδίοδος μεγάλης επιφάνειας. Το χρώμα του φωτός που εκπέμπεται εξαρτάται από την χημική σύσταση του ημιαγωγικού υλικού που χρησιμοποιείται, και μπορεί να είναι υπεριώδες, ορατό ή υπέρυθρο. Το μήκος κύματος του φωτός που εκπέμπεται, και, κατά συνέπεια, το χρώμα του, εξαρτάται από το χάσμα ενέργειας των υλικών, τα οποία χρησιμοποιούνται για την δημιουργία του περάσματος p-n, όπου: p = υλικό νοθευμένο με αποδέκτες, n = υλικό νοθευμένο με δότες. Μια δίοδος εκπομπής φωτός (light emitting diode, LED) είναι στην ουσία μια ένωση pn που έχει κατασκευαστεί από ένα ημιαγωγό άμεσου ενεργειακού χάσματος, όπως για παράδειγμα το GaAs, και στην οποία η επανασύνδεση των ζευγών ηλεκτρονίων – οπών (ZHO) έχει ως αποτέλεσμα την εκπομπή φωτονίων. Η ενέργεια των εκπεμπόμενων φωτονίων, $h\nu$, ισούται κατά προσέγγιση με το ενεργειακό χάσμα E_g

$$E_g = E_{\text{φωτονίου}} = h \cdot \nu$$


Η δομή ενός LED πρέπει να είναι τέτοια ώστε τα εκπεμπόμενα φωτόνια να μπορούν να απομακρύνονται από την διάταξη χωρίς να επαναπορροφώνται από το ημιαγωγικό υλικό. Αυτό σημαίνει ότι η p-περιοχή πρέπει να είναι επαρκώς ρηχή, ή διαφορετικά πρέπει να χρησιμοποιήσουμε διατάξεις ετεροδομών. Μπορούμε να

χρησιμοποιήσουμε πολλά ημιαγωγικά υλικά άμεσου ενεργειακού διακένου, τα οποία μπορούν εύκολα να νοθευτούν και να χρησιμοποιηθούν για την κατασκευή εμπορικών LED που εκπέμπουν ακτινοβολία στην ερυθρή και την υπέρυθρη περιοχή μηκών κύματος του φάσματος. Μια σημαντική κατηγορία εμπορικών ημιαγωγικών υλικών, που εκπέμπουν ακτινοβολία στην ορατή περιοχή είναι τα τριαδικά κράματα III-V.

Η εξωτερική απόδοση $\eta_{\text{εξ}}$ ενός LED είναι ένα μέτρο της απόδοσης της μετατροπής της ηλεκτρικής ενέργειας σε εκπεμπόμενη εξωτερικά φωτεινή ενέργεια. Στο μέγεθος αυτό συνυπολογίζεται η εσωτερική απόδοση της ακτινοβόλου διαδικασίας επανασύνδεσης και η επακόλουθη απόδοση της εξόδου των φωτονίων από την διάταξη. Η ηλεκτρική ενέργεια στην είσοδο ενός LED ισούται απλά με το γινόμενο του ρεύματος επί την ηλεκτρική τάση της διόδου ($I \times V$). Αν η φωτεινή ισχύς που εκπέμπεται από την διάταξη είναι P_{out} , τότε

$$\eta_{\text{εξ}} = P_{\text{εξ}}(\text{οπτική}) \times 100\% / I \cdot V$$

Για τους ημιαγωγούς εμμέσου ενεργειακού διακένου, η τιμή της απόδοσης είναι μικρότερη από 1%, ενώ για τους ημιαγωγούς άμεσου ενεργειακού διακένου με την ορθή δομή διάταξης, η $\eta_{\text{εξ}}$ μπορεί να είναι αρκετά μεγάλη.




ΕΙΚΟΝΑ 11: ΧΡΩΜΑ ΕΚΠΕΜΠΟΜΕΝΗΣ ΑΚΤΙΝΟΒΟΛΙΑΣ ΑΝΑΛΟΓΑ ΜΕ ΤΟ ΜΗΚΟΣ ΚΥΜΑΤΟΣ

LED Ετεροεπαφής Υψηλής Εντάσεως:

Μια ένωση p-n ανάμεσα σε δύο ημιαγωγούς με διαφορετική νόθευση, οι οποίοι όμως αποτελούνται από το ίδιο υλικό, έχουν δηλαδή το ίδιο ενεργειακό διάκενο $g E$, ονομάζεται ομοεπαφή. Μια ένωση ανάμεσα σε δύο ημιαγωγούς με διαφορετικό

ενεργειακό διάκενο ονομάζεται ετεροεπαφή. Μια ημιαγωγική δομή διάταξης η οποία περιλαμβάνει ενώσεις ανάμεσα σε υλικά με διαφορετικό ενεργειακό διάκενο ονομάζεται διάταξη ετεροδομής.

Αν η LED κατασκευάζεται από ένα απλό ημιαγωγό, υπάρχει ένας αριθμός προβλημάτων που μειώνει την απόδοση της συσκευής. Ένα σημαντικό πρόβλημα είναι ότι σε μία LED ομοιοδομής (μια συσκευή βασισμένη σε ένα απλό ημιαγωγό), ο όγκος εκπομπής φωτονίων πρέπει να είναι κοντά στην επιφάνεια ώστε τα εκπεμπόμενα φωτόνια να μην απορροφώνται ξανά. Αφού κοντά στην επιφάνεια η ποιότητα του ημιαγωγού δεν είναι συνήθως πολύ καλή λόγω της παρουσίας καταστάσεων ατελειών, αυτό προκαλεί μεγάλο αριθμό μη ακτινοβόλων επανασυνδέσεων με την βοήθεια επιφανειακών καταστάσεων. Ένα ακόμα πρόβλημα είναι το ότι τα ηλεκτρόνια που εγχέονται από την πλευρά στην p-περιοχή μπορούν να διαχυθούν σε μεγάλες αποστάσεις πριν επανασυνδεθούν με οπές. Έτσι ο ενεργός όγκος από τον οποίο εξέρχονται τα φωτόνια είναι πολύ μεγάλος. Η ετεροδομή LED λύνει αυτά τα προβλήματα εγχέοντας φορτίο από ένα υλικό μεγαλύτερου ενεργειακού διακενου σε μια περιοχή στενού διακενου. Οι διατάξεις LED που έχουν στόχο την αύξηση της έντασης του φωτός στην έξοδο κάνουν χρήση της διπλής ετεροδομής. Οι LEDs ετεροδομών κατασκευάζονται με επιταξιακές διαδικασίες και η ενεργός περιοχή κρατείται στα 0.1-0.2 μm. Τα υλικά που συνήθως χρησιμοποιούνται είναι GaAs/AlGaAs το οποίο αναπτύσσεται σε GaAs και InGaAs/InGaAsP που αναπτύσσεται σε στρώματα InP.



Typical Through-Hole LED

1. Epoxy Lens/Case
2. Wire Bond
3. Reflective Cavity
4. Semi-conductor Die
5. Anvil
6. Post
7. Leadframe
8. Flat-Spot

ΕΙΚΟΝΑ 12: ΣΧΗΜΑΤΙΚΟ ΦΩΤΟΔΙΟΔΟΥ (LED)

Γ. ΠΡΟΣΩΜΟΙΩΣΗ ΨΗΦΙΑΚΟΥ ΚΥΚΛΩΜΑΤΟΣ

Για την σχεδίαση και τη προσομοίωση του κυκλώματος, χρησιμοποιήθηκε το σχεδιαστικό πρόγραμμα OrCAD PSpice Designer Lite που περιχέει demo εκδόσεις των παρακάτω εργαλείων ανάλυσης:

- OrCAD Capture
- OrCAD CIS
- OrCAD PSpice® A/D
- OrCAD PSpice Advanced Analysis

Τα εργαλεία αυτά εξυπηρετούν και καλύπτουν τον σκοπό της πτυχιακής αυτής και συγκεκριμένα γίνεται χρήση του εργαλείου OrCAD PSpice® A/D για την προσομοίωση.

Γ.1 ΠΡΟΣΟΜΟΙΩΣΗ ΑΠΑΡΙΘΜΗΤΗ ΤΩΝ ΕΞΙ BITS

Αρχικά, προσομοιώθηκε η λειτουργία ασύγχρονου απαριθμητή των 6 bit με την χρήση JK-FF, τα οποία ανήκουν στην βιβλιοθήκη DIG_PRIM. Χρησιμοποιήθηκαν επίσης, μια πηγή τάσης (Vdc), τρεις πύλες AND, 7408 της βιβλιοθήκης 7400, καθώς και μια πηγή τετραγωνικών παλμών, DigStim της βιβλιοθήκης SOURCSTM.


Δημιουργώντας New Project, εμφανίζεται ένα παράθυρο επιλογής στο οποίο διαλέγουμε την επιλογή "Pspice Analog or Mixed A/D" και Create blank project.

Η πηγή τετραγωνικών παλμών συνδέεται με το CLK (ρολόι) του πρώτου JK-FF, δίνοντάς του παλμούς του ενός δευτερολέπτου. Αυτό επιτυγχάνεται με την ρύθμιση των χαρακτηριστικών τιμών OFF TIME (=0.5sec) και ON TIME (=0,5sec).

Το CLK του JK-FF_2 είναι συνδεδεμένο με την έξοδο Q του JK-FF_1. Αυτή η συνδεσμολογία ακολουθεί και για τα έξι FF. Οι εισοδοί J, K και τα PRE (διεγείρετε με το LOW) όλων των FF είναι στο HIGH, ενώ τα CLR (διεγείρετε με το LOW) συνδέονται με την έξοδο της μια από τις τρεις AND. Οι άλλες δύο AND έχουν στην είσοδό τους τις εξόδους Q_3, Q_4 και Q_5, Q_6 αντίστοιχα, με τις εξόδους αυτών των AND να αποτελούν είσοδο για την τρίτη. Με αυτή την συνδεσμολογία, όταν ο


απαριθμητής φτάσει στο 60 (111100) οι AND θα δώσουν 1 και θα διεγείρουν το CLR το οποίο στην πτώση του παλμού θα μηδενίσει όλα τα FF και θα ξανακινήσει το μέτρημα του απαριθμητή. Οι ενώσεις που φαίνονται στην εικόνα 7 και έχουν τον ρόλο του καλωδίου (ιδανική σύνδεση), εισάγονται πατώντας την επιλογή Place Wire (W).

Πριν από την προσομοίωση του κυκλώματος τοποθετούνται κατάλληλοι ακροδέκτες στην είσοδο και στην έξοδο του κυκλώματος στους αντίστοιχους κόμβους των οποίων θέλουμε να παρατηρήσουμε την συμπεριφορά τους. Οι ακροδέκτες αυτοί βρίσκονται στο toolbar menu με την ονομασία Voltage/Level Marker και τοποθετούνται σέρνοντας τους στον αντίστοιχο κόμβο. Στην συνέχεια επιλέγουμε στο drop-down menu την επιλογή PSpice και κάνουμε New Simulation Profile. Δίνουμε ένα όνομα και στο παράθυρο που εμφανίζεται (Simulation Settings), συγκεκριμένα στο Analysis διαλέγουμε τα χαρακτηριστικά της προσομοίωσης. Στην συγκεκριμένη περίπτωση διαλέγουμε στο Analysis Type την Time Domain και συμπληρώνουμε τα υπόλοιπα στοιχεία ανάλογα με την χρονική διάρκεια της προσομοίωσης. Έπειτα αφού έχουμε σχεδιάσει το κύκλωμα μας και αφού έχουμε τοποθετήσει τους ακροδέκτες στα επιθυμητά σημεία, δηλαδή στην έξοδο του κυκλώματος χρονισμού 555 και στις εξόδους των FF, μπορούμε να συνεχίσουμε με την προσομοίωση. Διαλέγουμε την επιλογή PSpice και Run (δίνουμε OK στο WARNING), και μας εμφανίζονται τα αποτελέσματα της προσομοίωσης στα οποία μπορούμε να δούμε διάφορα χαρακτηριστικά μέσα από τις διάφορες επιλογές που μας προσφέρονται.



ΕΙΚΟΝΑ 13: ΣΧΕΔΙΑΣΗ ΑΠΑΡΙΘΜΗΤΗ 6 BIT

Παρατηρώντας την γραφική παράσταση στην έξοδο της πηγής παλμών και στην έξοδο των JK-FF, επιβεβαιώνεται η λειτουργία του κυκλώματος αυτού ως απαριθμητή των 6 bit ο οποίος μετράει από το 0 έως το 60 (η στο δυαδικό από το 000000 έως το 111100). Πιο συγκεκριμένα στον άξονα των x βρίσκονται τα δευτερόλεπτα, ενώ στον άξονα των y βρίσκεται το πλάτος των παλμών το οποίο είναι στα 2.2 Volt όταν είναι στο HIGH και 0 Volt όταν είναι στο LOW.



ΕΙΚΟΝΑ 14: ΠΡΟΣΟΜΕΙΩΣΗ ΛΕΙΤΟΥΡΓΕΙΑΣ ΤΟΥ ΚΥΚΛΩΜΑΤΟΣ

Γ.2 ΠΡΟΣΟΜΟΙΩΣΗ ΠΛΗΡΟΥΣ ΚΥΚΛΩΜΑΤΟΣ

Το πλήρες κύκλωμα αποτελείται από 6 σύγχρονους απαριθμητές των τεσσάρων bits ο καθένας. Οι απαριθμητές αυτοί ονομάζονται 74193 και ανήκουν στην βιβλιοθήκη 7400. Χρησιμοποιήθηκαν επίσης, μια πηγή τετραγωνικών παλμών, DigStim της βιβλιοθήκης SOURCSTM, εφτά πύλες AND, 7408 της βιβλιοθήκης 7400 και το στοιχείο \$D_HI της βιβλιοθήκης SOURCE (το \$D_HI είναι μια σταθερή είσοδος η οποία είναι κρατημένη στο λογικό ένα).

Ο λόγος για τον οποίον χρησιμοποιούνται 6 απαριθμητές είναι διότι ο κάθε απαριθμητής έχει 4 bits και οπότε μπορούν να απεικονιστούν μέχρι 16 αριθμοί (0 έως 15), που δεν αρκεί για την παρούσα κατασκευή, καθώς τα δευτερόλεπτα και οι ώρες φτάνουν μέχρι το 60 (111100) ενώ οι ώρες που είναι σε 24-ωρη μορφή μέχρι το 24 (11000). Έτσι, βάζοντας 2 απαριθμητές των 4 bit σε κάθε απεικόνιση είμαστε καλυμμένοι.


Όπως και στην προηγούμενη προσομοίωση, δημιουργώντας New Project, εμφανίζεται ένα παράθυρο επιλογής στο οποίο διαλέγουμε την επιλογή "Pspice Analog or Mixed A/D" και Create blank project.

Η σχεδίαση ξεκινάει κάνοντας Place-Part το DigStim και συνδέοντάς το στο Pin-5 (UP) του πρώτου απαριθμητή. Τα Pin-4 και Pin-11 (DOWN και LOAD αντίστοιχα) συνδέονται στο λογικό 1 και με τον τρόπο αυτό δηλώνεται ότι ο απαριθμητής θα λειτουργήσει ως up-counter. Τα Pins 15,10,9 και 13 δεν θα χρησιμοποιηθούν οπότε μένουν στον αέρα, ενώ τα Pins 3,2,6,7 αντιστοιχούν στις εξόδους QA, QB, QC, QD των FF, από τα οποία τα Pins 6,7 αποτελούν είσοδο για την μια AND. Το Pin 12 (CO) του πρώτου απαριθμητή, συνδέεται με το UP του δεύτερου και με την συνδεσμολογία αυτή, κάθε φορά που φτάνει ο πρώτος απαριθμητής στο 1111 (15) θα αυξάνεται κατά 1 bit η έξοδος QA, QB στα Pins 3 και 2 αντίστοιχα. Τα υπόλοιπα Pins του δεύτερου απαριθμητή συνδέονται όπως του πρώτου, και επιπλέον τα Pins 6,7 και 12 μένουν στον αέρα. Τα Pins 3,2 του δεύτερου απαριθμητή αποτελούν είσοδο για την άλλη AND. Οι έξοδοι αυτών των AND εισάγονται σε μια τρίτη όμοια πύλη, η έξοδος της οποίας καταλήγει στο Pin-14 (CLEAR) και των δύο απαριθμητών. Με αυτή την συνδεσμολογία, όταν ο απαριθμητής φτάσει στο 60 (111100) οι AND θα δώσουν 1 και θα διεγείρουν το CLR το οποίο στην πτώση του παλμού θα μηδενίσει όλα τα FF και θα ξανακινήσει το μέτρημα του απαριθμητή.


Παράλληλα, η έξοδος της AND θα δώσει 1 και στο Pin-5 (UP) του τρίτου απαριθμητή ο οποίος αντιπροσωπεύει τα λεπτά. Με την ίδια λογική και συνδεσμολογία ο τρίτος και τέταρτος απαριθμητής θα μετρήσει έως το 60 και θα μηδενιστεί, ενώ ταυτόχρονα θα αυξήσει τον πέμπτο απαριθμητή, που μαζί με τον έκτο αντιστοιχούν στις ώρες και θα μετρήσουν έως το 24. Στην περίπτωση των ωρών χρησιμοποιείται μια έξοδος του έκτου απαριθμητή καθώς αρκούν 5 bit για να μετρήσουμε έως το 24 (11000). Στην συνέχεια, οι έξοδοι Pin-7 (QD) του πέμπτου απαριθμητή και Pin-3 (QA) του έκτου απαριθμητή οδηγούνται σε μία AND, η έξοδος της οποίας συνδέεται με το Pin-14 του πέμπτου και έκτου απαριθμητή, μηδενίζοντάς τους όταν φτάσουν στο 24.

Πριν από την προσομοίωση του κυκλώματος τοποθετούνται κατάλληλοι ακροδέκτες στην είσοδο και στην έξοδο του κυκλώματος στους αντίστοιχους κόμβους των οποίων θέλουμε να παρατηρήσουμε την συμπεριφορά τους. Οι ακροδέκτες αυτοί βρίσκονται στο toolbar menu με την ονομασία Voltage/Level Marker και τοποθετούνται σέρνοντας τους στον αντίστοιχο κόμβο. Στην συνέχεια επιλέγουμε στο drop-down menu την επιλογή PSpice και κάνουμε New Simulation Profile. Δίνουμε ένα όνομα και στο παράθυρο που εμφανίζεται (Simulation Settings), συγκεκριμένα στο Analysis διαλέγουμε τα χαρακτηριστικά της προσομοίωσης. Στην συγκεκριμένη περίπτωση διαλέγουμε στο Analysis Type την Time Domain και συμπληρώνουμε τα υπόλοιπα στοιχεία ανάλογα με την χρονική διάρκεια της


προσομοίωσης. Έπειτα αφού έχουμε σχεδιάσει το κύκλωμα μας και αφού έχουμε τοποθετήσει τους ακροδέκτες στα επιθυμητά σημεία, δηλαδή στην έξοδο του κυκλώματος χρονισμού 555 και στις εξόδους QA, QB, QC, QD από τον πρώτο απαριθμητή και QA, QB από τον δεύτερο, μπορούμε να συνεχίσουμε με την προσομοίωση. Διαλέγουμε την επιλογή PSpice και Run (δίνουμε OK στο WARNING), και μας εμφανίζονται τα αποτελέσματα της προσομοίωσης στα οποία μπορούμε να δούμε διάφορα χαρακτηριστικά μέσα από τις διάφορες επιλογές που μας προσφέρονται.




ΕΙΚΟΝΑ 15: ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΟΥ ΡΟΛΟΓΙΟΥ ΜΕ ΣΥΓΧΡΟΝΟΥΣ ΑΠΑΡΙΘΜΗΤΕΣ ΤΩΝ ΕΞΙ BIT



ΕΙΚΟΝΑ 16: ΧΡΟΝΙΚΗ ΑΝΑΛΥΣΗ ΤΩΝ ΕΞΟΔΩΝ ΤΟΥ ΠΡΩΤΟΥ ΖΕΥΓΟΥΣ ΑΠΑΡΙΘΜΗΤΩΝ (ΔΕΥΤΕΡΟΛΕΠΤΑ)



ΕΙΚΟΝΑ 17: ΧΡΟΝΙΚΗ ΑΝΑΛΥΣΗ ΤΩΝ ΕΞΟΔΩΝ ΤΟΥ ΔΕΥΤΕΡΟΥ ΖΕΥΓΟΥΣ ΑΠΑΡΙΘΜΗΤΩΝ (ΛΕΠΤΑ)



ΕΙΚΟΝΑ 18: ΧΡΟΝΙΚΗ ΑΝΑΛΥΣΗ ΤΩΝ ΕΞΟΔΩΝ ΤΟΥ ΤΡΙΤΟΥ ΖΕΥΓΟΥΣ ΑΠΑΡΙΘΜΗΤΩΝ (ΩΡΕΣ)

Παρατηρώντας τις παραπάνω γραφικές παραστάσεις, επιβεβαιώνεται η σωστή λειτουργία του κυκλώματος αυτού ως ρολόι το οποίο μπορεί να απεικονίσει ώρες, λεπτά, δευτερόλεπτα σε 24-ωρη μορφή. Πιο συγκεκριμένα στον άξονα των x βρίσκονται τα δευτερόλεπτα, ενώ στον άξονα των y βρίσκεται το πλάτος των παλμών το οποίο είναι στα 2.2 Volt όταν είναι στο HIGH και 0 Volt όταν είναι στο LOW.

Δ. ΚΑΤΑΣΚΕΥΗ ΨΗΦΙΑΚΟΥ ΚΥΚΛΩΜΑΤΟΣ

Δ.1 ΓΕΝΙΚΑ ΣΤΟΙΧΕΙΑ ΤΟΥ ΚΥΚΛΩΜΑΤΟΣ

Αφού προσομοιωθεί η λειτουργία του κυκλώματος ακολουθεί το κατασκευαστικό μέρος στο οποίο θα γίνει η υλοποίηση του ψηφιακού ρολογιού.

Για την κατασκευή του κυκλώματος χρησιμοποιήθηκαν έτοιμα ολοκληρωμένα κυκλώματα της οικογένειας TTL. Αυτά τα κυκλώματα, αν και δεν χρησιμοποιούνται πλέον στους σύγχρονους υπολογιστές ή στα καταναλωτικά ηλεκτρονικά, είναι φθηνά, ανθεκτικά και εύκολο να βρεθούν στην αγορά ή στο internet. Η συνηθισμένη μορφή τους είναι αυτή που φαίνεται στην εικόνα 12, με τους ακροδέκτες σε διπλή σειρά, κατάλληλη για τοποθέτηση στο ράστερ. Αυτή η μορφή ονομάζεται Dual-in-line package (DIP). Δεν χρησιμοποιήθηκαν μεμονωμένα FF για λόγους εξοικονόμησης χώρου πάνω στην διάτρητη πλακέτα (ράστερ), στο οποίο τοποθετήθηκαν. Επίσης χρησιμοποιούνται τρεις απλοί διακόπτες οι οποίοι εκτελούν λειτουργίες όπως η ρύθμιση της ώρα, ένας για τα λεπτά και ένας για τα δευτερόλεπτα, καθώς και ένα γενικός διακόπτης ενεργοποίησης και απενεργοποίησης του κυκλώματος (ON/OFF). Η τροφοδοσία του κυκλώματος γίνεται με μια μπαταρία των 9V η οποία καλύπτει τις ανάγκες τροφοδοσίας του κυκλώματος.

Τα ψηφιακά κυκλώματα κατασκευάζονται με ολοκληρωμένα κυκλώματα. Ένα ολοκληρωμένο κύκλωμα (συντομογραφία IC) είναι ένα εξάρτημα που αποτελείται από ένα μικρό υπόστρωμα πυριτίου, που ονομάζεται «chip», όπου πάνω του έχει σχηματιστεί το επιθυμητό κύκλωμα με ηλεκτρονικά στοιχεία (τρανζίστορ, δίοδοι, αντιστάσεις) από ημιαγωγό. Τα τσιπάκια αυτά εκτελούν διάφορες λειτουργίες και αποτελούν το βασικό στοιχείο της σχεδίασης, καθώς υλοποιούν την λογική του κυκλώματος. Η απεικόνιση της ώρας γίνεται σε δυαδικό σύστημα με την χρήση LEDs διαφόρων χρωμάτων. Συγκεκριμένα, για την αναπαράσταση των δευτερολέπτων χρησιμοποιήθηκε λευκό χρώμα, για τα λεπτά πορτοκαλί, ενώ το πράσινο χρώμα αντιστοιχεί στις ώρες.

Η TTL είναι μια πολύ διαδεδομένη λογική οικογένεια, που υπάρχει εδώ και καιρό. Τα ολοκληρωμένα κυκλώματα TTL κατασκευάζονται πάνω σε ένα chip ημιαγωγού με δομικό στοιχείο το διπολικό τρανζίστορ σε συνδυασμό με αντιστάσεις από ημιαγωγό.


Τα chip TTL έχουν συνήθως μια αριθμητική ονομασία των «σειρών» 5400 και 7400. Η πρώτη σειρά μπορεί να λειτουργήσει σε πλατιά ζώνη θερμοκρασιών, κατάλληλη

για στρατιωτικές χρήσεις, ενώ η δεύτερη χρησιμοποιείται σε βιομηχανικές εφαρμογές. Τα chips της σειράς 7400 αριθμούνται 7400, 7401, 7402 κ.τ.λ. Έτσι για παράδειγμα, το 7400 περιέχει τέσσερις πύλες NAND 2-εισόδων, το 7404 περιέχει έξι αντιστροφείς κ.τ.λ. Τα ολοκληρωμένα κυκλώματα TTL χρειάζονται τάση τροφοδοσίας 5V για σωστή λειτουργία.

Στα ολοκληρωμένα κυκλώματα τύπου TTL, για ορθή λειτουργία, μια είσοδος χαμηλής στάθμης (λογικό «0») πρέπει να κυμαίνεται μεταξύ γείωσης και 0,8V, ενώ μια είσοδος υψηλής στάθμης (λογικό «1») πρέπει να κυμαίνεται μεταξύ 2,0V έως 5,5V. Μια έξοδος χαμηλής στάθμης μπορεί να είναι έως 0,4V ενώ μια έξοδος υψηλής στάθμης μπορεί να είναι από 2,4V έως 5,5V, η οποία εξαρτάται από το ρεύμα στην αντίσταση φορτίου της εξόδου.

Τα ολοκληρωμένα τύπου TTL χωρίζονται σε υποοικογένειες. Οι πιο συχνά χρησιμοποιούμενες είναι η standard TTL εκπροσωπείται με τη σειρά που αρχίζει με 74 και η Χαμηλής ισχύος Schottky που εκπροσωπείται με τη σειρά που αρχίζει με 74LS. Οι διαφορές μεταξύ διάφορων σειρών TTL είναι στα ηλεκτρικά τους χαρακτηριστικά, όπως η κατανάλωση ισχύος, η καθυστέρηση διάδοσης και η ταχύτητα εναλλαγής. Δεν διαφέρουν στις συνδέσεις των εξωτερικών ακροδεκτών ή στη λογική λειτουργία που επιτελείται από τα εσωτερικά κυκλώματα. Έτσι π.χ. τα 7486 και 74LS86 περιέχουν τέσσερις πύλες XOR με τις ίδιες συνδέσεις για τους εξωτερικούς ακροδέκτες σε κάθε περίβλημα.


Η τεχνολογία συμπληρωματικού MOS (CMOS-COMPLEMENTARY MOS) χρησιμοποιεί ένα PMOS και ένα NMOS τρανζίστορ συνδεδεμένα με ένα συμπληρωματικό τρόπο σε όλα τα κυκλώματα.



ΕΙΚΟΝΑ 19: ΤΕΧΝΟΛΟΓΙΑ CMOS


Τα PMOS και NMOS είναι MOSFET μονοπολικά τρανζίστορ P και N καναλιού αντίστοιχα. Τα κυριότερα πλεονεκτήματα που παρουσιάζουν τα MOS έναντι των διπολικών τρανζίστορ είναι η υψηλή πυκνότητα κατασκευής των κυκλωμάτων, απλούστερη τεχνική επεξεργασίας κατά τη διάρκεια της κατασκευής, και η χαμηλότερη κατανάλωση ισχύος. Τα ολοκληρωμένα κυκλώματα CMOS μπορούν να λειτουργήσουν ορθά για τάσεις τροφοδοσίας από +3V έως +15V. Τάσεις στην είσοδο από 0 έως 30% της τάσης τροφοδοσία θεωρούνται σαν το λογικό «0», ενώ τάσεις από 70% έως 100% της τάσης τροφοδοσίας θεωρούνται σαν λογικό «1» στην είσοδο. Για παράδειγμα, με τάση τροφοδοσίας 5V, η χαμηλή στάθμη εισόδου κυμαίνεται από 0 έως 1,5V, ενώ για τη υψηλή στάθμη εισόδου είναι από 3,5V έως 5V. Οι τάσεις εξόδου είναι σχεδόν ίσες με τις τάσεις τροφοδοσίας. Για παράδειγμα, για τάση τροφοδοσίας 5V, η έξοδος υψηλής στάθμης είναι περίπου 5V ενώ η χαμηλή στάθμη εξόδου είναι σχεδόν 0V.

Η αρχική σειρά 4000 των CMOS κυκλωμάτων σχεδιάστηκε ανεξάρτητα από τη σειρά TTL. Επειδή όμως τα TTL έγιναν βασικά κυκλώματα στη βιομηχανία οι κατασκευαστές άρχισαν να παράγουν άλλα κυκλώματα CMOS των οποίων οι εξωτερικοί ακροδέκτες είναι συμβατοί με παρόμοια ολοκληρωμένα TTL. Από αυτές, οι πιο διαδεδομένες CMOS σειρές είναι οι 74HC και 74HCT. Η σειρά 74HC λειτουργεί σε υψηλότερες ταχύτητες από την αρχική σειρά, ενώ η σειρά 74HCT είναι και ηλεκτρικά και σε επίπεδο ακροδεκτών συμβατή με την οικογένεια TTL. Αυτό σημαίνει ότι τα ολοκληρωμένα της σειράς 74HCT μπορούν να συνδεθούν απευθείας με ολοκληρωμένα TTL χωρίς τη χρήση ενδιάμεσων κυκλωμάτων




ΕΙΚΟΝΑ 20: ΟΛΟΚΛΗΡΩΜΕΝΟ ΚΥΚΛΩΜΑ ΛΟΓΙΚΗΣ DIP

Το ράστερ ή breadboard και η εσωτερική του ενσυρμάτωση, φαίνονται στην εικόνα 13 και 14. Χρησιμοποιούμε την επάνω κόκκινη σειρά για την τροφοδοσία +5V και την κάτω μπλε σειρά για τη γείωση. Το ολοκληρωμένο κύκλωμά τοποθετείται στο κέντρο, με τους ακροδέκτες του πάνω και κάτω από την κεντρική την εγκοπή. Προκειμένου να δώσουμε λογικό 0 ή λογικό 1 σε μια είσοδο, μπορούμε να χρησιμοποιήσουμε διακόπτες ή πιο απλά να οδηγήσουμε την είσοδο σε λογικό 1 με ένα καλώδιο που συνδέει την είσοδο στα 5V ή στη γη.



ΕΙΚΟΝΑ 21: ΔΙΑΤΡΗΤΗ ΠΛΑΚΕΤΑ (RASTER-BREAD BOARD)



ΕΙΚΟΝΑ 22: ΕΣΩΤΕΡΙΚΕΣ ΣΥΝΔΕΣΕΙΣ ΤΗΣ ΔΙΑΤΡΗΤΗΣ ΠΛΑΚΕΤΑΣ

Δ.2 ΔΙΑΔΙΚΑΣΙΑ ΣΥΝΑΡΜΟΛΟΓΗΣΗΣ ΤΟΥ ΚΥΚΛΩΜΑΤΟΣ


Σε αυτό το κεφάλαιο θα γίνει αναλυτική παρουσίαση των εξαρτημάτων που χρησιμοποιήθηκαν, καθώς και της διαδικασίας συναρμολόγησης.

Συγκεκριμένα χρησιμοποιήθηκαν:

- 6 απαριθμητές 74193
- 3 πύλες AND 7408
- ένας timer LM555
- 6 led λευκού χρώματος
- 6 led πορτοκαλί χρώματος
- 5 led πράσινου χρώματος
- αντιστάσεις, πυκνωτές, καλώδια με έτοιμα διαμορφωμένα άκρα για την σύνδεση των διαφόρων στοιχείων
- μια μπαταρία 9V για την τροφοδοσία


Για περισσότερες πληροφορίες σχετικά με τα ολοκληρωμένα κυκλώματα υπάρχουν τα αντίστοιχα datasheets [εδώ](#), τα οποία χρησιμοποιήθηκαν για την κατανόηση της λειτουργίας τους.

Αρχικά τοποθέτησα το 555 πάνω στο ράστερ σε συνδεσμολογία ασταθούς πολυδονυτή και το σύνδεσα με τις κατάλληλες αντιστάσεις και πυκνωτές ώστε στην έξοδο να μου δώσει παλμούς του ενός δευτερολέπτου. Η επιλογή των αντιστάσεων έγινε με την βοήθεια του datasheet και του παρακάτω διαγράμματος και το αποτέλεσμα επαληθεύθηκε μέσω ειδικού online tool (<http://www.ohmslawcalculator.com/555-astable-calculator>).




ΕΙΚΟΝΑ 23: ΔΙΑΓΡΑΜΜΑ ΕΠΙΛΟΓΗΣ R1, R2, C (FREE RUNING FREQUENCY)

Στην συγκεκριμένη περίπτωση με πυκνωτή χωρητικότητας $C = 1 \mu\text{F}$, χρησιμοποιήθηκαν αντιστάσεις $R1 = 1 \text{ M}\Omega$ και $R2 = 220 \text{ K}\Omega$.




ΕΙΚΟΝΑ 24: ΤΟΠΟΘΕΤΗΣΗ ΚΑΙ ΣΥΝΔΕΣΗ ΤΟΥ 555 ΣΤΟ RASTER

Αμέσως μετά τοποθετήθηκαν οι 6 απαριθμητές καθώς και τα λεντάκια σε συγκεκριμένες εξόδους (η λειτουργία του κυκλώματος αναλύεται στο κεφάλαιο [προσομοίωση](#), όπου βρίσκεται και το σχηματικό διάγραμμα).



ΕΙΚΟΝΑ 25: ΤΟΠΟΘΕΤΗΣΗ ΚΑΙ ΣΥΝΔΕΣΗ ΤΩΝ ΑΠΑΡΙΘΜΗΤΩΝ ΚΑΙ ΦΩΤΟΔΙΩΔΩΝ ΣΤΟ RASTER (1)



ΕΙΚΟΝΑ 26: ΤΟΠΟΘΕΤΗΣΗ ΚΑΙ ΣΥΝΔΕΣΗ ΤΩΝ ΑΠΑΡΙΘΜΗΤΩΝ ΚΑΙ ΦΩΤΟΔΙΩΔΩΝ ΣΤΟ RASTER (2)




Τα πρώτα 4 λεντάκια, που αντιστοιχούν σε δευτερόλεπτα, συνδέθηκαν στις εξόδους QA, QB, QC, QD του πρώτου απαριθμητή, και τα άλλα 2 στις εξόδους QA και QB του δεύτερου απαριθμητή. Με όμοια λογική συνδέθηκαν και τα υπόλοιπα λεντάκια που απεικονίζουν τις ώρες και τα λεπτά, και στην συνέχεια τοποθετήθηκαν σε σειρά με τις φωτοδιόδους, αντιστάσεις των 330Ω.

Τέλος προστέθηκαν 3 διακόπτες:

- διακόπτης λειτουργίας ON/OFF
- δυο μπουτόν επιλογής/ρύθμισης ώρας και δευτερολέπτων

Ειδικότερα, τα μπουτόν ρύθμισης συνδέονται ανάμεσα στο λογικό 1 και το PIN-5 (UP) του ενός από τους δύο απαριθμητές των ωρών και των λεπτών. Με τον τρόπο αυτό κάθε φορά που πατιέται το μπουτόν, ο απαριθμητής που βρίσκεται σε λειτουργία count-up μεταβάλλει την τιμή της εξόδου του κατά ένα bit.

Ακολουθούν μερικές φωτογραφίες του τελικού κυκλώματος σε λειτουργία και σε διάφορες ενδείξεις της ώρας. Για την ευκολότερη ανάγνωση του δυαδικού ρολογιού χρησιμοποιήθηκε ο παρακάτω πίνακας μετατροπής ανάμεσα στα αριθμητικά συστήματα, στην διεύθυνση: <http://ascii.cl/conversion.htm> .



ΕΙΚΟΝΑ 27: ΤΟ ΤΕΛΙΚΟ ΚΥΚΛΩΜΑ ΣΕ ΔΙΑΦΟΡΕΣ ΕΝΔΙΞΕΙΣ

Ε. ΠΑΡΑΤΗΡΗΣΕΙΣ ΚΑΙ ΣΥΜΠΕΡΑΣΜΑΤΑ

Στα προηγούμενα κεφάλαια εξετάστηκε και προσομοιώθηκε η ψηφιακή σχεδίαση ενός δυαδικού ρολογιού.

Η μεθοδολογία που ακολουθήθηκε είναι, αρχικά η θεωρητική ανάλυση του προβλήματος και η κατανόηση των βασικών μαθηματικών εννοιών (άλγεβρα Boole, συστήματα αρίθμησης), η ανάλυση των επιμέρους στοιχείων της ψηφιακής σχεδίασης και η ερμηνεία της λειτουργίας τους (είδη FF, απαριθμητές, κυκλώματα χρονισμού), η προσομοίωση του κυκλώματος με την βοήθεια ηλεκτρονικού υπολογιστή, χρησιμοποιώντας σχεδιαστικά εργαλεία και τελικά η κατασκευή του ψηφιακού κυκλώματος.

Η παρούσα εργασία θα μπορούσε να αποτελέσει ένα ολοκληρωμένο παράδειγμα ψηφιακής σχεδίασης και η συγγραφή της έγινε με τρόπο τέτοιο ώστε να είναι εύκολα κατανοητή από ένα ευρύ κοινό, αλλά παράλληλα διατηρώντας τα απαραίτητα τεχνικά και θεωρητικά στοιχεία για να είναι απολύτως τεκμηριωμένη.

Στη κατασκευή αυτή, θα μπορούσαν να προστεθούν 7-segment LED για την ευκολότερη ανάγνωση της ώρας, αλλά και οθόνες LCD με την χρήση κατάλληλου μικροελεγκτή, αλλά αποφεύχθηκε για λόγους εξοικονόμησης χώρου πάνω στο raster.

ΣΤ. ΒΙΒΛΙΟΓΡΑΦΙΑ

- [1] Ι.Μ.Κοντολέων, *Ανάλυση και Σχεδίαση Ψηφιακών Κυκλωμάτων*, Θεσσαλονίκη: Α.Π.Θ., 2006.
- [2] Α. Χατζόπουλος, *SPICE*, Θεσσαλονίκη: Εκδόσεις Τζιόλα, 2006.
- [3] Μ. Μ. Mano, *Digital Design (3rd Edition)*, Prentice Hall, 2001.
- [4] Wikipedia: https://en.wikipedia.org/wiki/Digital_clock.
- [5] Μ. Ρουμελιώτης-Σ. Σουραβλάς, *Ψηφιακή Σχεδίαση, Αρχές και Εφαρμογές*, Θεσσαλονίκη: Εκδόσεις Τζιόλα, 2015.
- [6] Wikipedia: https://en.wikipedia.org/wiki/Boolean_algebra.